台积电:我能造1000W功耗巨型芯片!性能飙升40倍

业界
2025
04/25
13:03
快科技
分享
评论

4月25日消息,如今的高端计算芯片越来越庞大,台积电也在想尽办法应对,如今正在深入推进CoWoS封装技术,号称可以打造面积接近8000平方毫米、功耗1000W级别的巨型芯片,而性能可比标准处理器高出足足40倍。

目前,台积电CoWoS封装芯片的中介层面积最大可以做到2831平方毫米,是台积电光罩尺寸极限的大约3.3倍——EUV极紫外光刻下的光罩最大可以做到858平方毫米,台积电用的是830平方毫米。

NVIDIA B200、AMD MI300X等芯片,用的都是这种封装,将大型计算模块和多个HBM内存芯片整合在一起。

明年或稍晚些时候,台积电会推出下一代CoWoS-L封装技术,中介层面积可以做到4719平方毫米,是光罩极限的大约5.5倍,同时需要10000平方毫米(100x100毫米)的大型基板。

它可以整合最多12颗HBM内存,包括下一代HBM4。

这还不算完,台积电还计划进一步将中介层做到7885平方毫米,也就是光照极限的约9.5倍,并需要18000平方毫米的基板,从而封装最多4颗计算芯片、12颗HBM内存,以及其他IP。

要知道,这已经超过了一个标准的CD光盘盒(一般142×125毫米)!

仍然没完,台积电还在继续研究SoW-X晶圆级封装技术,目前只有Cerabras、特斯拉使用。

如此巨型芯片除了需要复杂的封装技术,更会带来高功耗、高发热的挑战,台积电预计能达到1000W级别。

为此,台积电计划在CoWoS-L封装内的RDL中介层上,直接集成一整颗电源管理IC,从而缩短供电距离,减少有源IC数量,降低寄生电阻,改进系统级供电效率。

这颗电源管理IC会使用台积电N16工艺、TSV硅通孔技术制造。

散热方面,直触式液冷、浸没式液冷,都是必须要考虑的。

另外,OAM 2.0模块形态的尺寸为102×165毫米,100×100毫米基板已经接近极限,120×150毫米就超过了,因此需要行业同步制定新的OAM形态标准。

【来源:快科技

THE END
广告、内容合作请点击这里 寻求合作
台积电
免责声明:本文系转载,版权归原作者所有;旨在传递信息,不代表砍柴网的观点和立场。

相关热点

9 月 16 日消息,联发科今天宣布,旗下首款采用台积电 2nm 制程的旗舰 SoC 已成功完成设计流片(Tape out),成为首批采用该技术的公司之一,预计 2026 年底进入量产并上市。
业界
9月12日消息,据报道,由于NVIDIA等公司在AI芯片领域的快速发展,台积电的先进封装服务需求激增,被迫提前数月安排生产计划。
业界
9月8日消息,据报道,台积电位于中国台湾省高雄的新芯片工厂施工现场发现了一枚二战时期的炸弹,该炸弹发现1小时后,被迅速拆除。
业界
6 月 24 日消息,苹果公司计划在 2026 年推出的 iPhone 18 系列中采用台积电的下一代 2 纳米制程工艺,并结合先进的 WMCM(晶圆级多芯片模块)封装方法。
业界
6月21日消息,据国外媒体报道称,美国考虑对中国半导体管制升级,拟撤销台积电三星等在华豁免权。
业界

相关推荐

1
3