出处：快科技 作者：流云
AMD 代号为米兰的下一代 Zen 3 构架将会做一些核心级别的改进，目标是让 Zen 3 构架的 IPC 性能相比目前的 Zen 2 再度提升 10~15%。
Zen3 构架仍将采用 CPU Die 与 I/O Die 分离的 Chiplets 设计方案，但是最大的不同就是单个 CCX 将会拥有 8 个核心，而现在的锐龙处理器单个 CCX 是 4 个核心，2 个 CCX 组成一个 CCD。
或许很多同学不能理解这样的变化能带来哪些改进！
此前单个 CCD 虽然是 8 个核心 32M L3 缓存，但是是分成 2 个 CCX，单个 CCX 是 4 个核心 16MB 缓存，不同的 CCX 之间 L3 缓存是不能共用的，也就是说每个核心最多只能调用 16MB L3 缓存。如果一个应用程序只能支持 4 个或者更少核心的话，那么另外一个 CCX 的 16MB L3 缓存可能就会被闲置了。
Zen 3 构架将单个 CCX 扩大到了 8 核，内置 32MB L3 缓存，也就是说不论在任何情况下，任何一个核心都可以调用全部的 32M L3 缓存。因此在一些对单核性能要求较高的应用中，这种设计方案将会极大增强处理器的运算效率。
Zen2 构架 IPC 提升 18% 的秘诀之一就是 L3 缓存容量翻倍，Zen 3 构架则是将每个核心能够利用的缓存容量再次翻倍。还有一点就是 Zen 3 的 L3 缓存设计并不需要增加额外的晶体管，即便是在制程工艺不变的情况下，也能带来额外的 IPC 性能提升。
另外，下下代的 Zen 4 构架也有一些消息！
Zen 4 构架的锐龙 5000 系列处理器将会使用全新的 CPU 针脚设计，也就是说现有的主板铁定是不能兼容了（Zen 3 构架的锐龙 4000 系列处理器仍有可能采用 AM4 插座）。在制程工艺方面将会是 5nm，另外还会支持完整的 AVX 512 指令集。
另外 Zen 4 构架会将 L2 缓存容量翻倍，也就是单个核心将会配备 1MB L2 缓存。，
